Arquiteturas CISC E RISC

Arquitetura CISC

Microprocessadores CISC (Complex Instruction Set Computer) são fáceis de programar e permitem um uso eficiente de memória.

A pouco tempo atrás as máquinas eram programadas única e exclusivamente em linguagm Assembly (linguagem de máquina), e as memórias eram lentas e caras, o que justificou a filosofia CISC.

Assim, projectos de microprocessadores clássicos, tais como o Intel 80x86 e o Motorola 68K series, seguiram a filosofia CISC.

Mudanças recentes na tecnologia de software e hardware forçou uma reavaliação em termos de arquitectura.

Características de Processadores CISC

Possuem uma lógica de decodificação de instrução complexa, originada pela necessidade de suportar modos de endereçamento múltiplos.

Possuem um número pequeno de registradores de propósito geral, devido ao fato de as instruções poderem operar directamente na memória, além de uma quantidade limitada de espaço em chip não dedicada.

Desvantagens de CISC

Como as novas gerações de uma família de processador geralmente envolve a geração antecessora, tanto o conjunto de instruções quanto o hardware do novo chip tornam-­se mais complexos.

Instruções diferentes levam quantidades diferentes de período de relógio para executar, o que pode tornar a máquina excessivamente lenta.

Arquitetura RISC

Execução em um ciclo de clock. Esta característica é resultado da optimização de cada instrução, aliada a uma técnica chamada de Pipelining;

Pepelining é uma técnica que permite execução simultânea de partes, ou estágios, de instruções, tornando o processo mais eficiente;

Grande número de registradores para evitar uma quantidade elevada de interacções com a memória.

Características de Processadores RISC

Poucas instruções, instruções simples;

Instruções rápidas, com um throughput próximo de 1 (uma instrução executada por ciclo de relógio);

Todas as instruções do mesmo tamanho (com pouca variação de formato);

Número razoável de registradores de propósito geral;

Acesso à memória somente com LOAD e STORE;

Uso de instruções compare­and­branch;

Operações lógicas e aritméticas entre registradores (instruções com três endereços