Cederj

1.Explique em detalhes como funciona a execução da instrução STR op na arquitetura mostrada em aula.

Como será realizada a execução desta instrução:

Primeiro passo: A UCP coloca no REM o valor do operando (Op), e este é disponibilizado no barramento de endereços .

Segundo passo: A UCP coloca no RDM o valor contido no acumulador, e este é disponibilizado no barramento de dados .

Terceiro passo: A UCP disponibiliza o sinal de escrita de memória no barramento de controle .

Quarto passo: A memória armazena o conteúdo do barramento de dados na posição que está contida no barramento de endereços .

2. Considere uma máquina com arquitetura semelhante àquela apresentada em aula. Pode-se endereçar no máximo 64k células de memória onde cada célula armazena uma palavra e cada instrução tem o tamanho de uma palavra. Todas as instruções desta máquina possuem o mesmo formato: um código de operação, que permite a existência de um valor máximo de 128 códigos, e dois operando, que indicam endereços de memória.

a) Qual o tamanho mínimo do REM?

REM=E = tamanho em bits necessários para acessar toda memória(N) .

N= 2 elevado E= 64k células = 2 elevado 6 E= 6 REM=6bits

b) Qual o tamanho mínimo do CI ?

CI deverá ter o tamanho necessário para acessar toda memória.

CI=REM = 6bits

c) Qual o tamanho do barramento de endereços?

Barramento de endereços = REM = 6 bits

d) Qual o tamanho mínimo do RI ?

Tamanho mínimo RI= Tamanho de instrução

Tamanho de instrução= código de operação + 2 operandos

Tamanho de instrução = (Tamanho para endereçar 128 instruções)+ 2x(Endereço de memória)

Tamanho de instrução =6bits+2x6bits = 18bits

Tamanho mínimo RI= 18bits

e) Qual a capacidade máxima da memória em bits ?

Como uma célula= tamanho de uma instrução= tamanho de uma palavra

Tamanho da célula=18bits

T=NxM

T=64k células x 18bits por célula = 1152kbits

f) Se a largura do barramento de dados desta máquina for igual à metade do tamanho de uma instrução, como funcionará o ciclo de busca ?

Serão necessários 2 ciclos de busca para obter uma instrução

3. IA-32 é uma arquitetura de processador especificada pela Intel que é a base de várias Unidades Centrais de Processamento (UCP) muito conhecidas atualmente, tal como o Pentium, por exemplo. Esta arquitetura especifica que a UCP deve possuir 8 registradores com capacidade de armazenamento de 32 bits. Os nomes dos registradores são: %eax, %ecx, %edx, %ebx, %esi, %edi, %esp e %ebp. Esta arquitetura também especifica o conjunto de instruções de linguagem de montagem que a UCP deve processar.

Instrução Destino Valor

Addl %eax, %eax % eax 6

Incl %ecx % ecx 0

Decl % edx %edx 0

Subl %ecx, %edx %edx 0

4. O barramento PCI Express é um barramento especificado pela Intel em 2004 para ser um barramento de alto desempenho (fontes de consulta: Guia do Hardware (http://www.guiadohardware.net/tutoriais/pci-express/) e Clube do Hardware (http://www.clubedohardware.com.br/artigos/1060/4)).

a) Explique o que são as seguintes características deste barramento: Multiponto e serial. Característica fundamental do PCI Express é que ele é um barramento ponto a ponto, onde cada periférico possui um canal exclusivo de comunicação com o chipset. No PCI tradicional, o barramento é compartilhado por todos os periféricos ligados a ele, o que pode criar gargalos. O barramento PCI Express é um barramento serial trabalhando no modo full-duplex. Os dados são transmitidos nesse barramento através de dois pares de fios chamados pista. Cada pista permite obter taxa de transferência máxima de 250 MB/s em cada direção, quase o dobro da do barramento PCI.

b) Indique a taxa de transmissão (MB/s) de cada uma das versões X1, X4, X8 e X16 e explique como se implementa o aumento da taxa de transmissão de cada versão a partir da versão inicial X1.

O barramento PCI Express pode ser construído combinando várias pistas de modo a obter maior desempenho. Podemos encontrar sistemas PCI Express com 1, 2, 4, 8, 16 e 32 pistas, que equivalem ao x1, x2, x4, x8, x16 e 32x respectivamente. Por exemplo, a taxa de transferência de um sistema PCI Express com 8 pistas (x8) é de 2 GB/s (250 * 8). O X1 (ou 1x) possui taxa de 250MB/s, o X2 de 500MB/s, o X4 de 1000MB/s, o X16 de 16MB/s e o X32 de 8000 MB/s.

5. Algumas placas mãe de computadores atuais utilizam os chipsets. Explique o que são e como funcionam os chipsets (fontes de consulta: Guia do Hardware (http://www.guiadohardware.net/) e Clube do Hardware (http://www.clubedohardware.com.br/).

Chipset é o nome dado ao conjunto de chips (set significa “conjunto”, daí o seu nome) usado na placa-mãe. Nos primeiros PCs, a placa-mãe usava circuitos integrados discretos. Com isso, vários chips eram necessários para criar todos os circuitos necessários para fazer um computador funcionar. Após algum tempo os fabricantes de chips começaram a integrar vários chips dentro de chips maiores. Como isso, em vez de usar uma dúzia de pequenos chips, uma placa-mãe poderia ser construída usando apenas meia dúzia de chips maiores. O processo de integração continuou e em meados dos anos 90 as placas-mãe eram construídas usando apenas dois ou até mesmo um único chip grande. Com o lançamento do barramento PCI, um novo conceito, que ainda hoje em dia é utilizado, pôde ser empregado pela primeira