MODULARIZAÇÃO DE ESQUEMÁTICOS EM FPGA
Por: peducosta • 14/4/2017 • Artigo • 558 Palavras (3 Páginas) • 208 Visualizações
Graduação em Ciência da Computação. Disciplina: Laboratório de Eletrônica Digital. Ano 2016. Prof. Otávio Gomes.
PRÁTICA 6: MODULARIZAÇÃO DE ESQUEMÁTICOS EM FPGA
Pedro Henrique da Costa ALVES1
Renato BOAVENTURA1
Vitor Fernandes FERREIRA1
1 Instituto Federal de Minas Gerais, Formiga, MG.
Resumo: O presente artigo irá discorrer sobre a prática de laboratório da disciplina de Laboratório de Eletrônica Digital, realizada no dia 08 de Junho, onde tivemos que desenvolver a montagem de um bloco Somador/subtrator completo simulando o circuito em uma placa FPGA disponibilizada para os testes.
PALAVRAS CHAVE: FPGA, altera-quartus, XOR, portas-lógicas, Model-sim, Subtrator.
1. INTRODUÇÃO
Nesta aula prática foi apresentada uma forma de como montar circuitos aritméticos utilizando o diagrama de blocos e sua implantação da FPGA, também foram apresentados os conceitos de somadores e subtratores.
2. DESENVOLVIMENTO
No desenvolvimento e ambientação desta experiência foram desenvolvidas as montagens dos circuitos aritméticos através de outras portas lógicas. Na ambientação foi montado um somador completo através de meio-somadores e subtratores.
Abaixo, demonstramos como este circuito é construído:
[pic 1]
Figura 1 Meio Somador
2 – Experimento:
Para a prática utilizamos:
- Placa FPGA;
- Software Altera Quartus II;
- Software ModelSim;
No experimento que deveríamos executar, tivemos que construir um circuito equivalente ao somador/subtrator. Essa pratica foi desenvolvida com o software Altera Quartus II e Model-sim com a placa FPGA. Na primeira parte tivemos que construir um circuito para construir um subtrator.
Abaixo, demonstramos como este circuito foi construído:
[pic 2]
Figura 2 Circuito Logico Subtrator
O subtrator completo possui Carry ln (Soma em excesso), que é utilizado para subtrair números de pelo menos duas casas. Isso é possível Cascateando um meio-subtrator com Subtratores Completo.
Somador:
Um somador de dois bits, ou meio somador, é um circuito combinatório com duas entradas e gera duas saídas, a soma e o excesso, e geralmente são usados na ALU (unidade lógica aritmética) de microprocessadores. A tabela verdade da função é:
A | B | S | T |
0 | 0 | 0 | 0 |
0 | 1 | 1 | 0 |
1 | 0 | 1 | 0 |
1 | 1 | 0 | 1 |
Tabela 2-Tabela Verdade de um meio somador
A Função S pode ser representada por S=(¬A)B+A(¬B)=A⊕ B, e a Função C pode ser por Cout=AB. Agora um somador completo possibilita a soma de 2 números binários mais o “carry” anterior, e tem como saída o “carry”(excesso da soma) e a própria soma.
A | B | Cin | S | Cout |
0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 1 | 0 |
0 | 1 | 0 | 1 | 0 |
0 | 1 | 1 | 0 | 1 |
1 | 0 | 0 | 1 | 0 |
1 | 0 | 1 | 0 | 1 |
1 | 1 | 0 | 0 | 1 |
1 | 1 | 1 | 1 | 1 |
Tabela 3-Tabela Verdade de um somador completo.
3. RESULTADOS
Confirmamos os resultados utilizando a tabela verdade referente a essa porta lógica. Demonstramos a mesma abaixo:
Pin_name1 | Pin_name2 | Pin_name5 | Pin_name4 | Pin_name3 |
0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 1 | 1 |
0 | 1 | 0 | 1 | 1 |
0 | 1 | 1 | 0 | 1 |
1 | 0 | 0 | 1 | 0 |
1 | 0 | 1 | 0 | 0 |
1 | 1 | 0 | 0 | 0 |
1 | 1 | 1 | 1 | 1 |
Tabela 1-Tabela Verdade de um Subtrator Completo
...