CIRCUITOS SEQUENCIAIS (Registradores e Memórias)

CIRCUITOS SEQUENCIAIS (Registradores e Memórias)

CONCEITOS:

Os circuitos digitais podem ser classificados em combinacional e seqüencial.

O circuito combinacional é aquele cujas saídas dependem unicamente das entradas. O exemplo a seguir mostra um circuito combinacional com sua expressão lógica e tabela-verdade.

A	B	C	S
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

[pic 1]

 

Neste circuito, a saída S depende apenas dos valores lógicos das variáveis de entrada, ou seja, conhecendo-se os valores de A, B e C pode-se determinar o valor de S, conforme mostra a tabela verdade.

Representa-se então um circuito combinacional por um modelo genérico conforme a figura a seguir:

[pic 2]

Um circuito seqüencial, possui uma realimentação da saída para a entrada, denominada estado interno, fazendo com que as condições da entrada e do estado interno determinem a condição da saída futura. Em outras palavras, pode-se dizer que a saída atual depende da atual entrada e do estado anterior da própria saída.

O modelo genérico para representar um circuito seqüencial está mostrado na figura a seguir.

[pic 3]

O estado interno mencionado no diagrama mostra a necessidade de armazenar o estado atual da saída para que se possa utilizá-lo como entrada para a próxima etapa.

Um efeito muito importante e que vale a pena ser estudado neste momento é o atraso de propagação do sinal elétrico através das portas lógicas.

As portas lógicas são construídas por componentes como resistores diodos e transistores, os quais possuem características intrínsecas (como a capacitância nas junções dos semicondutores) que provocam um atraso na propagação do sinal em função do retardo no chaveamento dos transistores.

Devido a este efeito, o sinal de saída não é atualizado no mesmo instante em que as entradas são definidas, pois existirá um tempo ([pic 4]) para que os sinais se propaguem denominado atraso de propagação ou tempo de atraso. A figura a seguir mostra exemplo do comportamento real da saída S em função do sinal de entrada A.  

  [pic 5]

Pode-se pensar no atraso de propagação como um efeito negativo em circuitos, pois em circuitos mais complexos a soma dos atrasos produzidos pelas portas lógicas pode inviabilizar um projeto. Por outro lado, é devido a esse efeito que são produzidos os principais componentes dos atuais computadores digitais.

Latch RS

 O latch RS, também chamado de biestável (possui dois estados estáveis) é considerado o elemento básico de armazenamento. Possui duas entradas:  S – entrada de “Set” e R – entrada de Reset. Também possui duas saídas que são complementares, chamadas: Q – saída principal e [pic 6] – saída complementar e como tal, deverá ter o valor lógico oposto de Q. O circuito do latch com portas NOR está mostrado na figura abaixo.

[pic 7]

Devido as realimentações das saídas Q e [pic 8] para as entradas das portas lógicas, em alguns casos, só será possível conhecer os níveis lógicos das saídas, num instante futuro [pic 9], conhecendo-se os níveis lógicos das entradas R e S e das saídas Q e [pic 10] no instante atual. (t), ou seja:

[pic 11]

[pic 12]

O funcionamento deste circuito será analisado de forma sequencial, considerando uma séria de eventos conforme descrição a seguir:

Iniciaremos com valor 1 (um) na entrada S e 0 (zero) na entrada R. Neste caso diz-se que o latch está recebendo um comando de Set.

[pic 13]

O valor lógico 0 na entrada R não define o valor da saída Q pois este depende do valor de [pic 14] (que é a outra entrada da porta “1”), porém o valor lógico 1 na entrada S, define o valor de [pic 15],independentemente do valor da outra entrada da porta “2”: tendo assim [pic 16]= 0. Agora podemos definir o valor da saída Q, ou seja: Q = 1

[pic 17]

Agora temos o valor da outra entrada da porta “2”.

[pic 18]

Isto quer dizer que sempre que S = 1 e R = 0 teremos Q = 1 e [pic 19]= 0. Esta é a característica do comando de Set

Se, na seqüência, removermos o comando de Set mudando o valor de S para 0, observaremos que nenhuma alteração acontecerá nas saídas, pois a realimentação da saída Q para entrada da porta “2”, manterá a saída [pic 20] em 0, reafirmando o valor 1 na saída Q . Isto significa que quando S = 0 e R = 0 nenhum comando está sendo dado na entrada, logo a saída armazena o resultado do último comando dado. Dizemos que o latch está em HOLD (mantém o estado anterior).